清華大學(xué)集成電路學(xué)院教授吳華強(qiáng)、副教授高濱基于存算一體計(jì)算范式，在支持片上學(xué)習(xí)的憶阻器存算一體芯片領(lǐng)域取得重要突破，研究成果以“面向邊緣學(xué)習(xí)的全集成類(lèi)腦憶阻器芯片”為題發(fā)表在《科學(xué)》（Science）期刊上。該成果近期入選“2023年清華大學(xué)最受師生關(guān)注的年度亮點(diǎn)成果”，其架構(gòu)原理的創(chuàng)新對(duì)高性能芯片的發(fā)展具有重要意義。
清華大學(xué)集成電路學(xué)院博士生張文彬、博士后姚鵬為論文共同第一作者，高濱、吳華強(qiáng)為論文通訊作者。
突破從0到1 存算一體開(kāi)啟智算時(shí)代
早在1946年，“計(jì)算機(jī)之父”馮·諾依曼提出并定義了計(jì)算機(jī)架構(gòu)，采用二進(jìn)制的編碼，由存儲(chǔ)器和處理器分別完成數(shù)據(jù)存儲(chǔ)和計(jì)算。但是，隨著人工智能等應(yīng)用對(duì)數(shù)據(jù)存儲(chǔ)和計(jì)算需求的不斷提升，數(shù)據(jù)來(lái)回“搬運(yùn)”處理，耗時(shí)長(zhǎng)，功耗大，還可能存在“交通堵塞”的風(fēng)險(xiǎn)。記憶電阻器，是繼電阻、電容、電感之后的第四種電路基本元件。它可以在斷電之后，仍能“記憶”通過(guò)的電荷，被當(dāng)做新型納米電子突觸器件。
2012年，集成電路學(xué)院教授錢(qián)鶴、吳華強(qiáng)團(tuán)隊(duì)開(kāi)始研究用憶阻器來(lái)做存儲(chǔ)，但由于憶阻器的材料器件優(yōu)化和集成工藝不成熟，團(tuán)隊(duì)只能靠自己在實(shí)驗(yàn)室里摸索，在一次又一次失敗的實(shí)驗(yàn)中探索提高器件的一致性和良率。兩年后，清華大學(xué)與中科院微電子所、北京大學(xué)等單位合作，優(yōu)化憶阻器的器件工藝，制備出高性能憶阻器陣列，成為我國(guó)率先實(shí)現(xiàn)憶阻器陣列大規(guī)模集成的重要基礎(chǔ)。
多個(gè)憶阻器陣列芯片協(xié)同工作示意圖
2020年，團(tuán)隊(duì)基于多陣列憶阻器，搭建了一個(gè)全硬件構(gòu)成的完整存算一體系統(tǒng)，在這個(gè)系統(tǒng)上高效運(yùn)行了卷積神經(jīng)網(wǎng)絡(luò)算法，成功驗(yàn)證了圖像識(shí)別功能，比圖形處理器芯片的能效高兩個(gè)數(shù)量級(jí)，大幅提升了計(jì)算設(shè)備的算力，實(shí)現(xiàn)了以更小的功耗和更低的硬件成本完成復(fù)雜的計(jì)算。
存算一體系統(tǒng)架構(gòu)
存算一體架構(gòu)，就如同“在家辦公”的新型工作模式，徹底消除了往返通勤的能量消耗，避免了往返通勤帶來(lái)的時(shí)間延遲，還大大節(jié)約了辦公場(chǎng)所的運(yùn)營(yíng)成本，在邊緣計(jì)算和云計(jì)算中有廣泛的應(yīng)用前景。
跨越從1到75 邊緣學(xué)習(xí)加速應(yīng)用探索
十年磨一劍，錢(qián)鶴、吳華強(qiáng)帶領(lǐng)團(tuán)隊(duì)創(chuàng)新設(shè)計(jì)出適用于憶阻器存算一體的高效片上學(xué)習(xí)的新型通用算法和架構(gòu)，研制出全球首顆全系統(tǒng)集成的、支持高效片上學(xué)習(xí)的憶阻器存算一體芯片。相同任務(wù)下，該芯片實(shí)現(xiàn)片上學(xué)習(xí)的能耗僅為先進(jìn)工藝下專(zhuān)用集成電路系統(tǒng)的 1/35，同時(shí)有望實(shí)現(xiàn)75倍的能效提升。
憶阻器存算一體學(xué)習(xí)芯片及測(cè)試系統(tǒng)
“存算一體片上學(xué)習(xí)在實(shí)現(xiàn)更低延遲和更小能耗的同時(shí)，能夠有效保護(hù)用戶(hù)隱私和數(shù)據(jù)。”姚鵬介紹，該芯片參照仿生類(lèi)腦處理方式，可實(shí)現(xiàn)不同任務(wù)的快速“片上訓(xùn)練”與“片上識(shí)別”，能夠有效完成邊緣計(jì)算場(chǎng)景下的增量學(xué)習(xí)任務(wù)，以極低的耗電適應(yīng)新場(chǎng)景、學(xué)習(xí)新知識(shí)，以滿(mǎn)足用戶(hù)的個(gè)性化需求。比如，有些人習(xí)慣在數(shù)字“7”的中間加一短橫。一開(kāi)始，智能芯片并不認(rèn)識(shí)這個(gè)符號(hào)，然而訓(xùn)練了兩三個(gè)這樣書(shū)寫(xiě)的“7”后，它就能準(zhǔn)確將其識(shí)別為數(shù)字“7”。
挑戰(zhàn)與機(jī)遇并存 “芯青年”展科研擔(dān)當(dāng)
在復(fù)雜多變的國(guó)際形勢(shì)下，突破“卡脖子”技術(shù)仍是當(dāng)下的重點(diǎn)。面對(duì)先進(jìn)研發(fā)設(shè)備短缺等現(xiàn)實(shí)問(wèn)題，團(tuán)隊(duì)成員都有著些許的茫然，每一步走的是否正確，結(jié)果能否達(dá)到預(yù)期，工藝還能否更加優(yōu)化……這些都是壓在每個(gè)人身上的巨石。
首先，是技術(shù)挑戰(zhàn)。憶阻器芯片的研發(fā)涉及到材料科學(xué)、物理學(xué)、電子工程等多學(xué)科的前沿知識(shí)。在諸多技術(shù)難題中，首先要解決的是如何實(shí)現(xiàn)憶阻器件的大規(guī)模集成。通過(guò)大量實(shí)驗(yàn)和理論研究，團(tuán)隊(duì)提出了架構(gòu)-電路-工藝協(xié)同優(yōu)化方法，為存算一體系統(tǒng)的設(shè)計(jì)提供了指導(dǎo)。
其次，是工程挑戰(zhàn)。有了大規(guī)模集成的工藝、關(guān)鍵的電路設(shè)計(jì)，如何克服底層多尺度非理想導(dǎo)致的誤差，集合成一個(gè)高效的系統(tǒng)芯片？在團(tuán)隊(duì)老師和學(xué)生的共同努力下，研究提出適用于憶阻器存算一體的高效片上學(xué)習(xí)的新型通用算法和架構(gòu)，完成算法優(yōu)化及仿真實(shí)驗(yàn)，制備出全系統(tǒng)集成的高效存算一體學(xué)習(xí)芯片，實(shí)現(xiàn)速度和能效的大幅提升。
利用神經(jīng)啟發(fā)的憶阻器芯片進(jìn)行邊緣學(xué)習(xí)
“路不好走，卻意義非凡，它是當(dāng)前全球高科技領(lǐng)域較量的重要戰(zhàn)場(chǎng)?！备邽I認(rèn)為，芯片研究是一件久久為功的事情，前方找不到的突破口，卻能在日積月累的研究學(xué)習(xí)中獲得。張文彬、姚鵬作為學(xué)術(shù)論文的第一作者，博士期間接觸了大量如半導(dǎo)體、微電子、軟件算法和類(lèi)腦計(jì)算等不同方向的科研知識(shí)，積累了豐碩的研發(fā)成果和豐富的工程建設(shè)經(jīng)驗(yàn)。
團(tuán)隊(duì)合影，第一排從左到右依次為：高濱、吳華強(qiáng)、錢(qián)鶴、唐建石、潘立陽(yáng)；第二排從左到右依次為：張清天、何虎、姚鵬、郝鎮(zhèn)齊、張志剛、伍冬。
從無(wú)到有、從弱到強(qiáng)。在科研這條沒(méi)有捷徑的路上，“芯青年”們無(wú)數(shù)次制備觀(guān)察后放棄，又在無(wú)數(shù)次歸零后重新開(kāi)始，跨越一座又一座險(xiǎn)峰。放眼未來(lái)，吳華強(qiáng)希望團(tuán)隊(duì)的方案、技術(shù)能夠走出實(shí)驗(yàn)室，切切實(shí)實(shí)推動(dòng)科研成果轉(zhuǎn)化，致力服務(wù)國(guó)家所需、社會(huì)所需。
